(11)Publication number:

06-163583

(43) Date of publication of application: 10.06.1994

(51)Int.CI.

H01L 21/336

H01L 29/784 GO2F 1/136

(21)Application number: 04-305536

(71)Applicant: NIPPON SHEET GLASS CO LTD

(22)Date of filing:

16.11.1992

(72)Inventor: KUSUDA YUKIHISA


HAMANAKA KENJIRO

# (54) MANUFACTURE OF THIN -FILM TRANSISTOR ARRAY

## (57)Abstract:

PURPOSE: To facilitate manufacturing process and increase in area and to obtain a TFT array without any stop achieving a large-area and large-capacity display by burying a metal material which becomes a metal wiring for achieving electrode contact with TFT on the surface of an insulation substrate and then making smooth the surface of the insulation substrate.

CONSTITUTION: A metal film is formed on a glass substrate 1, a window where the metal film on a part where a metal wiring 2 is formed is eliminated is formed, and then the surface of the glass substrate 1 is subjected to etching treatment and then a groove is formed. After that, a metal film 10 which becomes the gate array of the TFT array is formed on the surface of the glass substrate 1. The surface of the glass substrate 1 is polished, the metal film 10 is allowed to remain only at the etched part on the glass substrate 1, and then the metal film 10 formed at



other parts is eliminated. Then, the surface of the glass substrate 1 is smoothed along with the buried part of the metal material, thus increasing the sectional area of the metal wiring 2 and achieving a low-resistance gate wiring without generating gate wire propagation delay due to the internal parasitic resistance of the metal material.

# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出關公開番号

# 特開平6-163583

(48)公阴日 平成6年(1994)6月10日


強別配号 庁内整理番号 FI	技術表示的
5 0 0 9018-2K 9056-4M H (	01L 29/78 311 Y
	審査請求 未請求 請求項の数3(全 7 頁)
[平4-305538 (71)]	出版人 000004008 日本板硝子株式会社
<b>《4年(1992)11月16日</b>	大阪府大阪市中央区流修町3丁目5巻11号
(72) 5	能明者 僧田 拳久 大阪府大阪市中央区道修町3丁目5番11月 日本板硝子株式会社内
(72)∮	制制者 與中 賢二郎 大阪府大阪市中央区道修町3丁目5番11号 日本板硝子株式会社内
(74) f	化理人 弁理士 大野 精市

## (64)【発明の名称】 薄膜トランジスタアレイの製造方法

(57)【要約】

【目的】 製造工程及び大面積化が容易であ り、段差の無い薄限トランジスタアレイの製造方法を提供する。

【様成】 第1の製造方法は、 絶縁茎板表面を後上に依 金属材料を埋設する箇所に沿ってエッチング除去し、次 いで前記絶縁茎板上に金属材料を成映し、 さらに前所以 緑茎板表面を研磨して前記エッチング除去された箇所以 外の絶縁茎板上に金属材料を成映し、 さらに前部 は、 第2の製造方法 は、 84 を除去するもので成 以、 さらに前部縁茎板上 に絶縁をした。 26 に節縁をした。 27 に節縁を いたり配換した後、前記節縁茎板表面を研磨して はパターン上の絶縁膜を除去するとともに絶縁関を 、 27 に一般に 、 28 に一般に 、 28 に一般に 、 28 に一般に 、 28 に 、 28 を 、 28 に 28



#### 【特許請求の範囲】

【請求項 1】 以下の工程を包含することを特徴とする 薄膜トランジスタアレイの製造方法:

(A) 絶縁基板表面を後工程で金属材料を埋設する箇所に沿ってエッチング除去する工程、(B) 前記(A) 工程でエッチング除去された箇所を含む絶縁基板上に金属材料を成映する工程、(C) 前記(B) 工程で得られた絶縁基板表面を研磨して、前記(A) 工程でエッチング除去された箇所以外の金属材料を除去する工程、(D) 前記(C) 工程で得られた絶縁基板上に薄膜トランジスタを形成する工程。

【請求項 2】 以下の工程を包含することを特徴とする 薄限トランジスタアレイの製造方法:

(A) 絶縁基板上に金属材料を成膜し、該金属材料により配線パターンを形成する工程、(B) 前記(A) 工程で得られた絶縁基板上に絶縁既を成膜する工程、(C) 前記(B) 工程で得られた絶縁基板表面を研磨して、前記配線パターン上の絶縁膜を除去するとともに該絶縁膜表面を平滑化する工程、(D) 前記(C) 工程で得られた絶縁基板上に薄膜トランジスタを形成する工程。

【請求項 3】 以下の工程を包含することを特徴とする 薄膜トランジスタアレイの製造方法:

(A) 絶縁基板表面を後工程で配線材料を埋設する箇所に沿ってエッチング除去する工程、(B) 前記(A) 工程でエッチング除去された箇所に針金状の金属材料を配置固定する工程、(C) 前記(B) 工程で得られた絶縁基板上に絶縁膜を成膜する工程、(D) 前記(C) 工程で得られた絶縁基板表面を可磨迫して、前記配線材料上の移縁阵を除去するとともに該絶縁膜表面を平滑化する工程、(E) 前記(D)工程で得られた絶縁基板上に薄膜トランジスタを形成する工程。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜トランジスタアレイの性能向上に関するものである。

[00005]

【従来の技術】アクティブマトリックス駆動液晶ディスプレイは、表示品位が高いことから液晶ディスプレイの本流となりつつある。しかしながら、従来の駆動液晶ディスプレイにおいては、大面検がつ大容量の表示を行うためにさまざまな問題があった。

 ン暦37を介して非晶質シリコン暦35に接続される。 また、ソース電極39は電極40に接続される。この電 極40は、各画素のTFTへ画像信号を給電する配線で ある。

【0004】図10にTFTアレイの平面図を示す。同図において、41はゲート選択線である。前記ゲート選択線である。前記ゲート選択線41は、図9のゲート電極32と電気的に接続されており、該ゲート電極32とゲート選択線41は同一材料からなる金属溶膜で形成されている。なお、42はTFTを示している。

【0005】また、図10のTFTアレイを動作させるには、ゲート選択線41に選択電圧を印加し、この印加により一本のゲート選択線41に接続された全てのTFT42がオン状態となる。このタイミングで電極40に画像信号電圧を印加すると、電圧が画素電極34に書き込まれる。次のタイミングにて隣接するゲート選択線41に選択を圧が印加されると、同様に画像信号電圧がTFTに接続された画素電極34に書き込まれる。これらを繰り返すことにより、TFTアレイの上に形成された液晶の配向を制御して画像の表示ができる。

[0006]

【発明が解決しようとする課題】しかしながら、液晶ディスプレイの表示容量が大きくなるにつれてさまざまな問題が発生してきた。これらの問題は以下に要約される

20007] (1) すなわち、表示容量が大きくなると 必然的に一画者に割り当てられる面接が小さくなる。これに対し、TFT42、ゲート選択線41、画像給電線 の占める面積は余り小さくできないことから、閉口率 (全体の面積に占める表示可能な面接の割合)が小さく なる。従って、照明光の利用効率が減少し、表示画像が 暗くなってしまう。

【0008】(2)また、開口率向上のためゲート選択 線41の幅を狭くすると、ゲート選択線41の抵抗値が 上昇し、寄生容量との関係からゲート選択線41の応答 速度が低下してしまう。従って、TFT42のゲート かかる電圧が不十分となり、画像信号の画素電極書き込みが不十分となる。この現象は、大面積大容量表示で に問題となる。この問題を解決するための方法としかし に問題となる。この問題を解決するための方法としか に問題となる。この問題を解決するための方法としか に関題となる。この問題を解決するための方法としか に関連、関厚を厚くすると図9に示すゲート電 632の 厚が厚くなり段差が大きくなってしまう。このため、 を部で短絡を誘発しTFTの製造工程上問題となる。

【0009】ところで、従来のTFTアレイにおいて、ゲート電極としてTa金属材料を用いた場合、その映厚は通常ロ・3μm、幅10μm程度である。また、Ta自体の電気抵抗率は12μΩ/cm、すなわちロ・4Ω/ロであるから、配線抵抗は40Ω/mm程度である。 【0010】従来の一辺30cm程度の大型液晶ディスプレイにおいて、基板終端までの抵抗値は12ΚΩ程度 である。この括抗値で1000pFの寄生容量を駆動することを考えた場合、RC時定数は12psである。のって、RC時定数のみで立ち上がり、立ち下がりをからて24psを必要とする。一方、テレビジョン方式から1ライン当たり30ps全の完全な時間、即ち75psがよるらない。重要の2つ3倍以上の時間、即ち75ps給し、少な程度の時間が必要である。従って、ゲート電極32の給電がの近傍では十分なデータ書き込みが可能であってもが不一ト電極32の終端近傍においてはデータ書き込みが可能であったが不十分となり、この結果、画像品質を低下させていた。【0011】本契明は、かかる後来の問題点を解決するためになされたものであって、製造工程及び大面接近の無の口になされたものであって、製造工程及び大面接近の無ち場になって、以上によりによって、場合になされたものであって、製造工程及び大面接近の無ちは、大面接大容量表示が可能でしかも段差の無いてドアレイの製造方法を提供することを目的とする。

#### [0012]

【課題を解決するための手段】すなわち、本発明の第1の製造方法は、まず路縁拳板表面をエッチング除去して金属材料の埋設部を形成し、次いで該金属材料の埋設部をお成し、次いで該金属材料の埋設部を含む路縁拳板の表面全体に金属材料を規模し、さらに該路線拳板表面を研磨して該金属材料の埋設部のみに金属材料を残存させるとともに該路線拳板表面を平滑化し、そして該路線拳板上にTFTを形成することにより達成される。

【0013】また、本発明の第2の製造方法は、絶縁基板の表面に金属材料を成膜し、この金属材料により配線パターンを形成し、次いで該パターニングされた絶縁基板の表面全体に絶縁膜を成膜し、さらに該絶縁基板を研磨して該配線パターン上の絶縁膜を除去するとともに該絶縁展面を平滑化し、そして該絶縁基板上にTFTを形成することにより達成される。

【0014】さらに、本発明の第3の製造方法は、まず 能縁基板表面をエッチング除去して金属材料の埋設部を 形成し、次いで該金属材料の埋設部に針金状の材料を配 の固定し、 続いて該理設部を含む絶縁基板の表面全体に 絶縁材料を成膜し、 さらに前記絶縁材料の成膜された絶 緑基板の表面を研磨して該金属材料上の絶縁膜を除去す るとともに該絶縁膜表面を平滑化し、そして該絶縁基板 上にTFTを形成することにより達成することができ

【0015】以下、本発明をさらに詳細に説明する。図1は、本発明のTFTの断面構造を示す図である。また、図2は本発明の金属配線となる金属材料が埋設された絶縁基板の斜視概略図である。図2において、TFTゲート電極として機能する箇所2日は開成されており、またゲート配線として機能する箇所2日は開口率向上のため細幅に構成されている。

【0016】図1において、1は絶縁基板の一例としてのガラス基板であって、2は該ガラス基板1内に埋設さ

れて表面部分が該ガラス基板1と面-に形成された金属配線である。前記ガラス基板1としては、ソーダライムガラス、石英ガラス、ほう珪酸ガラス等を用いることができる。また、金属配線2としては、Ta、AI、CrまたはCu等の金属材料を用いることができる。

【0017】金属配線2として、例えばTaを幅10μmで、かつ、ガラス基板1の表面から10μm深さに矩形に埋設した場合の配線抵抗は、Ta自体の電気抵抗率が12μΩcmであることから、約1.20/mmとなる。従来の方法では、Taの配線抵抗は40Ω/mmであるから、本発明のガラス基板1面内への金属配線2の埋設により、本配線抵抗を従来構造に比較して約1/30に低減することができる。また、前記金属配線2の線幅を細幅とすれば表面核が増加するため、開口率をさらに向上させることが可能である。

【0018】ガラス基板1表面のTFT25の構造は、図9に示す従来のTFT42の構造とほぼ同様である。すなわち、ガラス基板1上にゲート絶縁膜3が形成され、該ゲート絶縁限3上の一部に画素電極4及び非晶質シリコン層5上には該非晶質シリコン層5上には該非晶質シリコン層5とドレイン電極8とのオーミック接触を取るための「型手晶質シリコン層6が形成されている。また、9は外部から画像信号を送り込むソース電し、0、「型非晶質シリコン層7を介して非晶質シリコン層5に接続されている。

【0020】この後、前記エッチング処理の施されたガラス基板1面上にTFTアレイのゲート配線となる金属 は10を成膜する。成膜法として、電解めっき法、スパッタ法、恋者法、あるいはCVD法等を用いることができる。また、成膜される金属膜10は前述のTa、AI、CrまたはCu等の金属材料が用いられるが、金属 膜はその厚みが大きいため、高速で成膜できる方法を摂することが望ましい。この電解めっき方法が系 基別することが望ましい。この電解めっき方法はガラスを扱1との密名性が悪い。したがって、予めガラス基板1との密名性の良好なスパッタ法を用いてガラス基板1上

に下地層21を形成しておき、該下地層21上に電解めっき法を用いて金属限10を成限することが望ましい。 【0021】次に、前記ガラス基板1表面を研磨し、前記ガラス基板1上の前記エッチング部分のみに金属膜10を残存させ、他の部分に形成された金属膜10を除去する。

【0022】前述の工程を経て、ガラス基板1表面を金属材料の埋設部分と共に平滑化する。さらに、前記工程の後に前記金属限10表面を陽極酸化し、酸化膜22を形成させることもできる。前記陽極酸化膜22は、ピンホールが少なく機密な膜であるため、前記金属膜10上に陽極酸化膜22を形成させることにより、ピンホール等に伴う欠陥の低減に大きく寄与する。そしてこの後、前記金属配換2を形成したガラス基板1面上にTFTを従来周知の方法により形成させる。

【0023】次に、第2の製造方法について説明する。 まず、ガラス基板1面上に金属膜10を成膜する。成膜 される金属材料及び成膜法は上述の第1の製造方法と同 様に電解めっき法、スパッタ法、恋害法またはCVD法 等を用いることができる。

【0024】前記ガラス基板1上にフォトリソグラフィー法でゲート電極配線パターンを形成する。さらに、前述のウエットエッチング法あるいはRIE法を用いてゲート配線パターンに沿ってエッチング除去し、金属配線2を得る。

【0025】この後、前記金属配線2の形成されたガラス基板1表面に絶縁膜24を成膜する。該絶縁膜24を しては透明なSiO2膜が好ましいが、絶縁性を有する 材料膜であればこれに限定されない。また、成膜法は上述と同様に電解めっき法、スパッタ法、恋考法あるいは CVD法等を用いることができる。

【0025】次に、前記链線膜24の成膜されたガラス 基版1の表面を研磨して、金属配線2上の絶線膜24を 除去するとともに絶線膜表面を平滑化する。この後、前 記ガラス基板1上にTFTを形成させる。

【0027】さらに、第3の製造方法について説明する。まず、ガラス基板1表面上に金属膜を成膜し、フォトリソグラフィー法で金属配線2を形成する部分の上の膜を除去した窓を形成する。 続いて、前記ガラス基板1表面をエッチング処理し、1~10µmの範囲で溝を形成させる。

【0028】さらに、エッチング処理後のガラス基板1の溝にTFTアレイとの電極接触を取るため金属配線2を形成する。方法としては、金属材料として直径1~10µm程度の針金、ワイヤー等が用いられる。この金属材料上に絶縁膜24を成膜する。次に、前記ガラス基板1表面を研磨し、金属材料上の絶縁膜を除去するとともに絶縁膜24表面を平滑化する。この後、前記ガラス基板1上にTFTを形成させる。

[0029]

【作用】本発明は、TFTに電極接触を取るための金属 材料を絶縁基板に埋設したものであるから、金属配線の 断面接を大きくとることができ、金属材料の内部寄生抵 抗によるゲート線伝播遅延を発生させることなく、低抵 抗のゲート配線を実現させることができる。また、絶縁 基板表面が平滑となるよう調整したので、絶縁基板上へ のTFT形成及び結合効率が向上する。

【0030】さらに、ゲート配線の抵抗値を一定として幅を変化させたゲート配線を形成させることもでき、開口率の向上に寄与できる。

[0031]

【実施例】

(実施例1)図3は、本発明のTFTアレイの第1の製造方法による工程を示すー部断面図である。 【0032】まず、ガラス基板1の表面に恋差法を用い

【〇〇32】まず、ガラス基板1の表面に悪毒法を用いて金属膜を成膜し、次いでフォトリソグラフィー法により金属配線を形成する部分の金属膜を除去して窓を形成した。さらに、前記窓の形成されたガラス基板1に対してHFを主成分とするウェットエッチング法によりエッチング処理を行い、ガラス基板1上に溝を形成した後、金属膜を除去した(図38)。

【0033】前記簿を含むガラス基板1上に、スパッタ法を用いてTa薄膜10を7μm厚さに成膜した(同図b)。さらに、前記Ta膜10の成膜されたガラス基板1表面を研磨して、前記ガラス基板1上の前記凹部のみにTa膜2を残存させた。研磨後におけるガラス基板1表面とTa膜2。面に関金)そして、前記ガラス基板1上にTFTを形成し、前記Ta膜2をゲート配換およびゲート電極として機能させた。

(実施例2) 本発明の第20実施例の製造工程図を図4に示す。まず、ガラス基板1表面をウエットエッチング法により深さ5μmまでエッチング除去した(図4 a)。この結果、エッチングが等方的に進み、略半球状の凹部20が形成された。次に、前記ガラス基板1に対してスパッタ法によりTa薄膜21を0.1μm厚さに成膜した(同図b)、

成敗した(同図 b)。 【0034】さらに、前記Ta津限21上に電解めっき法によりTa联10を7μm厚さに成敗した(同図 c)。この後、ガラス基板1表面のTa津取10、21を研磨し、前記ガラス基板1上の前記凹部20のみにTa联2、22を残存させるとともにガラス基板1表面を平滑化させた(同図 d)。さらに、前記研磨の施されたガラス基板1上のTa联2、22、表面を陽極酸化し、酸1上にTFTを形成し、前記酸化限22の形成された板1上にTFTを形成し、前記酸化限22の形成された状まにTFTを形成し、前記酸化限22の形成されたではませた。

(実施例3) 本発明の第3の実施例の製造工程図を図5 に示す。本実施例では、実施例1の製造工程の内、ガラ ス基板 1 表面のエッチング処理をRIE法 を用いて行った

【0035】まず、ガラス基板 1 をR I E法によりエッ チング除去して深さ5µmの凹部20を形成した(図5 a)。RIE法は、サイドエッチングを抑えることがで きるため、図5aに示されるように縦横比の大きい形状 を実現できた。次に、ガラス基板 1 に対してスパッタ法 によりTa薄膜21を0、1pm厚さに成膜した(同図 b) 。 さらに、前記Ta 薄膜2 1上に電解めっき法によ りTa膜10を7μm厚さに成膜した(同図c)。この 後、前記ガラス基板 1表面のTa 膜 10、 21を研磨 し、ガラス基板 1上の前記凹部20のみにTa 膜 2、 2'を残存させるとともにガラス基板 1表面を平滑化さ せた(同図d)。さらに、前記研磨の施されたガラス基 板1上のTa膜2、2 表面を陽極酸化し、酸化膜22 を形成した(同図e)。この後、前記ガラス基板1上に TFTを形成し、前記酸化膜22の形成されたTa膜 2、2 をゲート配線およびゲート電極として機能させ

(実施例4) 本発明の第4の実施例を図5に示す。実施例3のRIE法によるエッチング工程では、縦横比の大きい溝を得ることは可能であるが、RIE装置自体が高価なため製品がコスト高とならざるを得ず、またRIE法ではエッチレートが遅くスループットがいさいといった問題点がある。そこで、本実施例においては、安価なウエットエッチング法を用いて縦横比の大きい溝を得た。

【0036】まず、エッチレートの異なる2種類の基板 材料、ずなわち下層をガラス基板1、上層をリンを含む SiO2膜11として、これらの基板材料1、11を検 層し、該核層基板1、11をウエットエッチング処理した(図5)。

【0037】この後、実施例2あ るいは実施例3と同様の工程を軽た結果、ガラス基板1上の前記エッチング除去部分のみにTa閧2を残存させた。なお、研磨後のガラス基板1の表面は十分な平滑性を有していた。そして、前記ガラス基板1上にTFTを形成し、前記Ta閧2をゲート配線およびゲート電極として機能させた。

(実施例5) 本発明の第5の実施例の製造工程図を図7に示す。まず、ガラス基板1上にTa薄膜10をスパッタ法により5µm厚さに成膜し(図7a)、さらにフォトリソグラフィー法により配線パターンを形成させた(同図 b)。次に、前記パターニングされたガラス基板1上にCVD法によりSiO2膜の絶縁膜24を72脚のすとに成膜した(同図 c)。この後、前記SiO2膜の 成膜されたガラス基板1表面を平滑化させた(同図 d)。そして、前記ガラス基板1上にTFTを形成し、

前記Ts朠2をゲート配線およびゲート電極として機能 させた。

(実施例6) 本発明の第5の実施例の製造工程を図8に示す。まず、ガラス基板1表面に恋考法を用いて金属膜を成膜し、次いでフォトリソグラフィー法により金属配線を形成する部分の上の金属膜を除去して窓を形成した。 抗いて、前記窓の形成されたガラス基板1に対してRIE法によりエッチング処理を行い、ガラス基板1表面に4μm深さの満を形成した(図8a)。

【0038】次に、この海に直径5μmのワイヤー25を配置し固定した(同図b)。そして、前記ガラス基板1上にスパッタ法によりSiO2膜24を8μm厚さにが映した(同図c)。この後、前記ガラス基板1の表面を研磨してワイヤー25上の絶縁膜を除去し、ガラス基板1表面を平滑化させた(同図d)。さらに、前記ガラス基板1上にTFTを形成し、前記埋設されたワイヤー25をゲート配線およびゲート絶縁膜として機能させた。

#### [0039]

【発明の効果】本発明の製造方法によれば、TFTに電極接触を取るための金属配線となる金属材料が絶縁基板表面に埋設されるため、従来のTFTアレイに比較してゲート配線の抵抗を大きく低減することができ、大き建、大面積のディスプレイに適用した場合もゲート配線の伝播遅延を発生させることなく、画質学化を防止できる。また、縦横比の大きなゲート配線を形成することによりゲート配線値を狭くすることができ、開口率を大きくとることが可能である。

### 【図面の簡単な説明】

- 【図1】本発明のTFTの断面構造図
- 【図2】本発明のゲート選択線の形成されたガラス基板 の斜視構造図
- 【図3】本発明の第1の実施例を示す概略工程図
- 【図4】本発明の第2の実施例を示す概略工程図
- 【図5】本発明の第3の実施例を示す概略工程図
- 【図6】本発明の第4の実施例を示す機略工程図
- 【図7】 本発明の第5の実施例を示す概略工程図
- 【図8】本発明の第6の実施例を示す概略工程図
- 【図9】従来例のTFTの断面構造図
- 【図10】従来例のTFTアレイの平面図

## 【符号の説明】

1	ガラス基板	2	金属配線
2 a	太幅部	2ь	細幅部
3	ゲート絶縁膜	4	画素電極
5	非晶質シリコン	6、7	n型非晶質シリ
コン			
8	ドレイン配線	9	ソース電極
10	金属膜	25	TFT

